詳解

先考察一個(gè)更簡(jiǎn)單的器件——MOS電容——能更好的理解MOS管。這個(gè)器件有兩個(gè)電，一個(gè)是金屬，另一個(gè)是extrinsic silicon（外在硅），他們之間由一薄層二氧化硅分隔開。金屬就是GATE，而半導(dǎo)體端就是backgate或者body。他們之間的緣氧化層稱為gate dieleric（柵介質(zhì)）。圖示中的器件有一個(gè)輕摻雜P型硅做成的backgate。這個(gè)MOS 電容的電特性能通過(guò)把backgate接地，gate接不同的電壓來(lái)說(shuō)明。MOS電容的GATE電位是0V。金屬GATE和半導(dǎo)體BACKGATE在WORK FUNION上的差異在電介質(zhì)上產(chǎn)生了一個(gè)小電場(chǎng)。在器件中，這個(gè)電場(chǎng)使金屬帶輕微的正電位，P型硅負(fù)電位。這個(gè)電場(chǎng)把硅中底層的電子吸引到表面來(lái)，它同時(shí)把空穴排斥出表面。這個(gè)電場(chǎng)太弱了，所以載流子濃度的變化小，對(duì)器件整體的特性影響也小。當(dāng)MOS電容的GATE相對(duì)于BACKGATE正偏置時(shí)發(fā)生的情況。穿過(guò)GATE DIELERIC的電場(chǎng)加強(qiáng)了，有更多的電子從襯底被拉了上來(lái)。同時(shí)，空穴被排斥出表面。隨著GATE電壓的升高，會(huì)出現(xiàn)表面的電子比空穴多的情況。由于過(guò)剩的電子，硅表層看上去就像N型硅。摻雜性的反轉(zhuǎn)被稱為inversion，反轉(zhuǎn)的硅層叫做channel。隨著GATE電壓的持續(xù)不斷升高，越來(lái)越多的電子在表面積累，channel變成了強(qiáng)反轉(zhuǎn)。Channel形成時(shí)的電壓被稱為閾值電壓Vt。當(dāng)GATE和BACKGATE之間的電壓差小于閾值電壓時(shí)，不會(huì)形成channel。當(dāng)電壓差過(guò)閾值電壓時(shí)，channel就出現(xiàn)了。MOS電容：（A）未偏置（VBG=0V），（B）反轉(zhuǎn)（VBG=3V），（C）積累（VBG=-3V）。正是當(dāng)MOS電容的GATE相對(duì)于backgate是負(fù)電壓時(shí)的情況。電場(chǎng)反轉(zhuǎn)，往表面吸引空穴排斥電子。硅表層看上去更重的摻雜了，這個(gè)器件被認(rèn)為是處于accumulation狀態(tài)了。MOS電容的特性能被用來(lái)形成MOS管。Gate，電介質(zhì)和backgate保持原樣。在GATE的兩邊是兩個(gè)額外的選擇性摻雜的區(qū)域。其中一個(gè)稱為source，另一個(gè)稱為drain。假設(shè)source 和backgate都接地，drain接正電壓。只要GATE對(duì)BACKGATE的電壓仍舊小于閾值電壓，就不會(huì)形成channel。Drain和backgate之間的PN結(jié)反向偏置，所以只有很小的電流從drain流向backgate。如果GATE電壓過(guò)了閾值電壓，在GATE電介質(zhì)下就出現(xiàn)了channel。這個(gè)channel就像一薄層短接drain和source的N型硅。由電子組成的電流從source通過(guò)channel流到drain。總的來(lái)說(shuō)，只有在gate 對(duì)source電壓V 過(guò)閾值電壓Vt時(shí)，才會(huì)有drain電流。在對(duì)稱的MOS管中，對(duì)source和drain的標(biāo)注有一點(diǎn)任意性。定義上，載流子流出source，流入drain。因此Source和drain的身份就靠器件的偏置來(lái)決定了。有時(shí)晶體管上的偏置電壓是不定的，兩個(gè)引線端就會(huì)互相對(duì)換角色。這種情況下，電路設(shè)計(jì)師須指定一個(gè)是drain另一個(gè)是source。Source和drain不同摻雜不同幾何形狀的就是非對(duì)稱MOS管。制造非對(duì)稱晶體管有很多理由，但的終結(jié)果都是一樣的。一個(gè)引線端被優(yōu)化作為drain，另一個(gè)被優(yōu)化作為source。如果drain和source對(duì)調(diào)，這個(gè)器件就不能正常工作了。晶體管有N型channel它稱為N-channel MOS管，或NMOS。P-channel MOS（PMOS）管也存在，是一個(gè)由輕摻雜的N型BACKGATE和P型source和drain組成的PMOS管。如果這個(gè)晶體管的GATE相對(duì)于BACKGATE正向偏置，電子就被吸引到表面，空穴就被排斥出表面。硅的表面就積累，沒(méi)有channel形成。如果GATE相對(duì)于BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的閾值電壓是負(fù)值。由于NMOS管的閾值電壓是正的，PMOS的閾值電壓是負(fù)的，所以工程師們通常會(huì)去掉閾值電壓前面的號(hào)。一個(gè)工程師可能說(shuō)，“PMOS Vt從0.6V上升到0.7V”， 實(shí)際上PMOS的Vt是從-0.6V下降到-0.7V。

溫馨提示：

為了保障買家的利益，請(qǐng)咨詢后再付款。電子元件是型的產(chǎn)品，技術(shù)含量較高，由于本身可能存在著多種品牌，后輟與封裝，所以可能導(dǎo)致參數(shù)與性能的差異，部分產(chǎn)品是以小包裝或者沒(méi)拆包裝出售等問(wèn)題，請(qǐng)您在購(gòu)買我們?cè)埃瑢⒛璁a(chǎn)品的品牌、封裝，后輟，規(guī)格跟店家聯(lián)系落實(shí)后再進(jìn)行交易！

    我們擁有的質(zhì)量管理體系，所銷產(chǎn)品均為原裝（原廠原包裝），合歐盟 RoHS指令 ,可出具性和ROHS（SGS）。